a. Diagrama de bloques y explicación del proyecto realizado
Temporizador Regresivo
Diagrama de Bloques
Explicación
El circuito a diseñar consiste en un temporizador regresivo, para el cual se utilizara un oscilador Astable(555), Contador U/D(74192), Decodificador(7447), compuertas lógicas, buzzer, dos displays . El objetivo de este temporizador regresivo, es que comience a descontar desde un numero prefijado y al momento que este llegue a cero, se detenga la cuenta regresiva y que entonces, con el buzzer, se de un aviso sonoro que durara 3 segundos. También se tiene previsto que al usar dos displays, el numero máximo que sera mostrado en este temporizador sea el 99.
b. Video tutorial editado y titulado explicando las experiencias hechas en el laboratorio:
c. Observaciones y conclusiones. ¿Qué he aprendido de esta experiencia? (en modo texto)
OBSERVACIONES
Para el desarrollo del circuito se hizo falta el uso de varios protoboards, debido a la complejidad de este.
Algunos de los materiales usados en el circuito resultaron estar dañados, esto provoco que el desarrollo de dicho proyecto se viera retrasado.
Surgieron varios inconvenientes respecto a los materiales usados para el circuito, lo que ocasiono el retraso de su desarrollo.
CONCLUSIONES
Se elaboro exitosamente un circuito de temporizador regresivo.
Se identifico y describió el funcionamiento del circuito de temporizador regresivo desarrollado en este laboratorio.
Se puso a prueba la eficacia del circuito elaborado durante este laboratorio.
En electrónica digital, un contador es un circuito secuencial construido a partir de biestables y puertas lógicas capaz de almacenar y contar los impulsos (a menudo relacionados con una señal de reloj), que recibe en la entrada destinada a tal efecto, así mismo también actúa como divisor de frecuencia. Normalmente, el cómputo se realiza en código binario, que con frecuencia será el binario natural o el BCD natural. Ejemplo, un contador de módulo 4 pasa por 4 estados, y contaría del 0 al 3. Si necesitamos un contador con un módulo distinto de 2^n, lo que haremos es añadir un circuito combinacional.
CARACTERISTICAS IMPORTANTES
Un número máximo de cuentas (módulo del contador).
Cuenta ascendente o descendente.
Operación síncrona o asíncrona.
Autónomos o de autodetención,
UTILIDAD Se utilizan para contar eventos. Ejemplos:
Número de pulsos de reloj.
Medir frecuencias.
Se utilizan como divisores de frecuencia y para almacenar datos. Ejemplo: en un reloj digital.
Se utilizan para direccionamiento secuencial y algunos circuitos aritméticos.
CONTADORES DE RIZADO. Son dispositivos contadores que tienen conectados los flip-flops en forma asincrona, es decir, que no,tienen conectadas las entradas de reloj (CLK) en paralelo, sino que tiene que esperar que el primer flip-flop, al activarse por el pulso conmute generando una salida, la cual active o coloque en modo de conmutacion al siguiente flip-flop, el cual con el siguiente pulso conmuta activando al siguiente y asi sucesivamente. El modo de conmutacion en los flip-flop se consigue colocando las entradas J y K en ALTA (1 logico). El módulo de un contador está determinado por la cuenta máxima a la que es diseñado, es decir, si el contador es diseñado para que cuente de 0 a 15 su módulo es el 16 (contador módulo 16) y simplificado se denomina contador mod-16, si es diseñado para contar de 0 a 9 será un contador módulo 10 o mod-10, etc. CONTADOR DE RIZADO MODULO- 16. Este contador se encuentra constituido por flip-flop JK en modo de conmutación al mantener presente en las entradas J y K un 1 lógico y conectados entre si de forma asíncrona, es decir, que la salida del flip-flop 1 (FF1) está conectada de forma directa a la entrada de reloj del siguiente flip-flop 2 (FF2). Los indicadores de salida dan una señal binaria, donde el indicador A (QA) es el LSB (Bit Menos Significativo), el indicador D (QD) es el MSB (Bit Más Significativo).
Figura 1: Contador de rizado mod-16
CONTADORES PARALELOS
Con este tipo de contadores se elimina o se atenua el retardo que se presenta en los contadores asíncronos, donde se tiene que esperar que un flip-flop active al otro. Este efecto se consigue conectando el reloj directamente a las entradas de reloj (CLK) de los flip-flops, es decir, conectando los pulsos de reloj en paralelo (síncronamente) y las salidas de los flip-flops a las entradas J y K de los mismos.
CONTADOR PARALELO DE 3 BITS MOD-8.
También está construido a base de flip-flops JK, los cuales tienen conectadas sus entradas de reloj en paralelo y sus salidas QA, va conectada a las entradas J y K del siguiente flip-flop (FF2) y asi sucesivamente por lo que estaría en modo de mantenimiento hasta que la salida del FF1 les de un 1 logico lo que los colocaría en modo de conmutacion a FF2, al estar las entradas del reloj en paralelo, la transición del primer pulso del nivel ALTO a BAJO, FF1 se activa mientras que FF2 se coloca en modo de conmutación y FF3 sigue en mantenimiento generando la cuenta 001. En el segundo pulso FF1 se desactiva y FF2 conmuta generando la salida 010, si en el tercer pulso estuviera la salida FF2 conectada directamente a las entradas J y K del FF3 se generaría la cuenta máxima 111, por que el FF2 se encuentra en estado de mantenimiento en este caso activado por el pulso anterior, teniendo en modo de conmutacion a FF3 el cual, junto con FF1 se activaría en el pulso 3. Para evitar este inconveniente se conecta la salida del FF1 y del FF2 a las entradas de una puerta AND y las salidas de la puerta AND a las entradas J y K de FF3, colocandolo en modo de conmutación solamente cuando FF1 y FF2 estén activados, es decir, en el pulso 3. Generando en el pulso 4 de reloj que se desactiven FF1 y FF2 y se active FF3 generando la cuenta 100 y en los siguientes pulsos se generarán. El resto de cuenta como se muestra en el diagrama de tiempo de la figura 4.
OTROS CONTADORES.
Estos contadores no llegan a su cuenta máxima, por que se interrumpe su cuenta según el diseño o la necesidad que se tenga, por ejemplo, un contador MOD-6 o MOD-10.
CONTADOR DE RIZADO MOD-6.
Para conseguir este tipo de contador de bits, se utiliza una entrada de reset o borrado la cual se activa inmediatamente después de la cuenta más alta que se necesite, en este caso en la cuenta 110, colocando los flip-flops en 0 lógico. En la figura 5 se muestra el esquema de un contador mod-6.
Este trabajo de activar las entradas de reset de cada flip-flop lo realiza una puerta NAND la cual da un 0 lógico a las entradas de reset. Al recibir en las entradas de la NAND los 1 lógicos de las salidas del FF2 y del FF3 colocándo en 0 lógico todos los flip-flops y así el contador comienza de nuevo a contar desde 000 hasta 101 o inversamente si es de cuenta descendente.
CONTADOR DECADA (CUENTA DECENAS)
Es uno de los más utilizados, esta construido a base de 4 flip-flops JK y una puerta NAND la cual pone en 0 los flip-flops al llegar la cuenta máxima (1010). Como se sabe un contador de 4 bits, llega a una cuenta máxima binaria de 1111 que equivale a 16 en decimal, por lo que la puerta NAND debe activarse inmediatamente después de la cuenta 1001 0 9 en decimal para que el contador sea mod-10.
Entonces, como la cuenta inmediatamente después de 1001 es 1010, entonces se conectan las entradas de la puerta NAND a las salidas de FF2 (QB) y FF4 (QD) que al mandar los unos a las entradas de la NAND, la activan enviando un pulso a las entradas de reset (borrado o CLR) de los flip-flops colocándolos en cero y reinicializando la cuenta.
CONTADORES DESCENDENTES
Son los contadores en los cuales su cuenta va en sentido inverso a la normal, es decir, de 16 a 0 o en binario de 1111 a 0000. (si es de mod-16)
CONTADOR DE RIZADO DESCENDENTE DE 3 BITS
Esta diseñado similarmente a los demás contadores, con la diferencia que este trae en los flip-flops una salida negada (1), la cual da el pulso contrario a la salida normal (Q), es decir, cuando Q es positivo, 1 es negativo. Esta salida 1 es la que va a ir conectada a la entrada de reloj (CLR) de los otros flip-flops, de resto todas las conexiones son iguales como se muestra en la figura 9.
El funcionamiento es el siguiente: al tener los 3 flip-flops sus entradas J y K en estado de conmutación (ambas entradas en ALTO) y sus salidas Q activadas o en estado de SET en los flip-flops, al llegar el primer pulso en la transición de ALTO a BAJO, el FF1 conmuta, con lo cual Q va del nivel ALTO a BAJO y 1 va del nivel BAJO al ALTO y la cuenta pasa de 111 a 110 (de 7 a 6 en decimal), en el pulso 2 en la transición de ALTO a BAJO, FF1 comuta con lo cual la salida Q va del nivel BAJO al ALTO y la salida 1 va del nivel BAJO al ALTO y se genera la cuenta 101 (5 en decimal) y así hasta llegar a la cuenta máxima, que en este caso es 0000 como se muestra en el diagrama de tiempo,
CONTADORES CON CI TTL
Son circuitos integrados donde vienen incluidos los flip-flops conectados según el tipo de contador y las puertas. Estos contadores se pueden llamar de propósito general. El CI 74192 es un contador reversible BCD síncrono TTL, es decir, módulo-10. Tiene doble entrada de reloj, una para cuenta ascendente y una para cuenta descendente que conmutan en la transición del nivel BAJO al nivel ALTO del pulso. La entrada de borrado síncrono se activa en nivel ALTO colocándo las salidas en nivel BAJO (0000) y se inicializa en cualquier número que se cargue en las entradas de datos en forma binaria y se transfieren asíncronamente a la salida BCD (A=QA, B=QB, C=QC, D=QD). La salida de arrastre se utiliza para conectar en cascada serie varios contadores.
CONTADOR BINARIO DE 4 BITS TTL 7493.
El contador 7493 utilizan 4 flip-flops JK en modo de conmutación, con entradas de reloj ÇP0 y ÇP1 en donde ÇP1 es la entrada de reloj del segundo flip-flop por lo que para formar un contador de 4 bits mod-16 hay que conectar la salida del primer flip-flop de manera externa (puente) con la entrada ÇP1, quedando ÇP0 como la entrada de reloj del contador. También tiene dos entradas de reset (MR1 y MR2) las cuales no se deben dejar desconectadas (flotando) porque, como estas se activan en ALTA, al estar flotando toman un nivel ALTO lo que mantendría en reset al contador.
CIRCUITOS SECUENCIALES
Un circuito secuencial es un tipo de circuito lógico. Envía una salida que depende de la entrada actual, además de la historia de la entrada. Eso lo hace diferente de un circuito combinacional, cuya salida depende únicamente de la entrada actual. Dada su dependencia de la historia de entrada (o entrada almacenada), los circuitos secuenciales son particularmente útiles en la memoria de acceso aleatorio (RAM, por sus siglas en inglés) de la computadora. Los dos tipos de circuitos secuenciales son circuitos síncronos y circuitos asíncronos.
Lógica secuencial
Los circuitos secuenciales utilizan un concepto de la teoría de circuitos llamado lógica secuencial. La lógica secuencial se basa en el estado de las entradas, así como en los datos almacenados en la memoria del circuito. Uno de los aspectos más importantes de la lógica secuencial es el concepto de "flip-flops". Los flip-flops son conmutadores internos en un circuito secuencial que son, ya sea abiertos, permitiendo el flujo de información; o cerrados, inhibiendo el flujo de información. Depende de una serie de factores establecidos por el ingeniero. Esto permite la construcción de sistemas complejos que pueden completar una amplia gama de funciones.
Usos de circuitos secuenciales
Debido a su capacidad para almacenar información para ser utilizada en un momento posterior, los circuitos secuenciales son útiles en muchas aplicaciones, incluyendo la memoria de la computadora. Los circuitos secuenciales también usan un reloj interno, por lo que son útiles en los relojes, temporizadores o cualquier objeto que se base en una sincronización exacta.
Circuitos síncronos
Los circuitos síncronos hacen uso de flip-flops y compuertas lógicas. Similar a los flip-flops, las compuertas lógicas o permiten o restringen el flujo de información en función de determinadas situaciones, tales como si dos variables son iguales una a otra. Un tipo específico de circuito síncrono, llamado circuito cronometrado secuencial, utiliza pulsos de reloj. Los pulsos de reloj se utilizan para sincronizar los diferentes elementos del circuito, tales como los flip-flops. Los flip-flops en un circuito cronometrado secuencial sólo se ven afectados cuando se les indica mediante un pulso de reloj.
Circuitos asíncronos
Un circuito asíncrono es el que registra el orden en el que cambian sus variables de entrada, y envía una salida que depende del resultado. Este tipo de circuito también debe ser capaz de cambiar sus variables de entrada en cualquier momento. Hay también un tipo específico de circuito asíncrono, denominado circuito asíncrono tipo compuerta. Los circuitos tipo compuerta son circuitos combinacionales esencialmente con un camino de realimentación. El camino de realimentación significa que la información de la salida puede ser realimentada en la entrada. Debido a la retroalimentación, estos tipos de circuitos pueden ser inestables, por lo que no se usan comúnmente. Un sistema secuencial dispone de elementos de memoria cuyo contenido puede cambiar a lo largo del tiempo.El estado de un sistema secuencial viene dado por el contenido de sus elementos de memoria. Es frecuente que en los sistemas secuenciales exista una señal que inicia los elementos de memoria con un valor determinado: señal de inicio. La señal de inicio determina el estado del sistema en el momento del arranque . La salida en un instante concreto viene dada por la entrada y por el estado anterior del sistema. El estado actual del sistema, junto con la entrada, determinará el estado en el instante siguiente de realimentación.
b. Video tutorial editado y titulado explicando las experiencias hechas en el laboratorio:
c. Observaciones y conclusiones. ¿Qué he aprendido de esta experiencia?
OBSERVACIONES
La versión usada del simulador Proteus impedía que el circuito planteado para este laboratorio se ejecutara de manera correcta.
Se tuvo algunas dificultades con la elaboración del circuito practico.
Se observo que dentro del programa de simulación existían muchos elementos cuyo símbolo era prácticamente idéntico, esto causo múltiples confusiones al momento de instalar los dispositivos.
CONCLUSIONES
Se identificaron las aplicaciones de los contadores en los circuitos secuenciales
Se observo y analizo el funcionamiento de las unidades y dispositivos de almacenamiento de información.
Es un circuito multivibrador que no tiene ningún estado estable, lo que significa que posee dos estados inestables entre los que conmuta, permaneciendo en cada uno de ellos un tiempo determinado. La frecuencia de conmutación depende, en general, de la carga y descarga de condensadores. Entre sus múltiples aplicaciones se cuentan la generación de ondas periódicas (generador de reloj) y de trenes de pulsos.
FUNCIONAMIENTO
Al aplicar la tensión de alimentación (Vcc), los dos transistores iniciaran la conducción, ya que sus bases reciben un potencial positivo a través de las resistencias R-2 y R-3, pero como los transistores no serán exactamente idénticos, por el propio proceso de fabricación y el grado de impurezas del material semiconductor, uno conducirá antes o más rápido que el otro.En la Figura 1 se muestra el esquema de un multivibrador astable realizado con componentes discretos. El funcionamiento de este circuito es el siguiente:
Supongamos que es TR-1 el que conduce primero. En estas condiciones el voltaje en su colector estará próximo a 0 voltios, por lo que C-1 comenzará a cargarse a través de R-2, creando al principio una muy pequeña diferencia de potencial entre sus placas y, por tanto, trasladando el voltaje próximo a 0 hasta la base de TR-2, que se pondrá en corte. Cuando el voltaje en C-1 alcance los 0,6 V, TR-2 comenzará a conducir, pasando la salida a nivel bajo (tensión próxima a 0V). C-1, que se había cargado vía R-2 y unión base-emisor de TR-2, se descargará ahora provocando el bloqueo de TR-1. C-2 comienza a cargarse vía R-3 y al alcanzar la tensión de 0,6 V provocará nuevamente la conducción de TR-1, la descarga de C-1, el bloqueo de TR-2 y el pase a nivel alto (tensión próxima a Vcc (+) de la salida Y).
A partir de aquí la secuencia se repite indefinidamente, dependiendo los tiempos de conducción y bloqueo de cada transistor de las relaciones R-2/C-1 y R-3/C-2. Estos tiempos no son necesariamente iguales, por lo que pueden obtenerse distintos ciclos de trabajo actuando sobre los valores de dichos componentes.
Oscilador Monoestable
Es un circuito multivibrador que realiza una función secuencial consistente en que al recibir una excitación exterior, cambia de estado y se mantiene en él durante un periodo que viene determinado por una constante de tiempo. Transcurrido dicho período, la salida del monoestable vuelve a su estado original. Por tanto, tiene un estado estable (de aquí su nombre) y un estado casi estable.
FUNCIONAMIENTO
En la Figura 1 se representa el esquema de un circuito multivibrador monoestable, realizado con componentes discretos, cuyo funcionamiento es el siguiente: Al aplicar la tensión de alimentación (Vcc), los dos transistores iniciarán la conducción, ya que sus bases reciben un potencial positivo a través de las resistencias R-2 y R-3, pero como los transistores no serán exactamente idénticos, por el propio proceso de fabricación y el grado de impurezas del material semiconductor, uno conducirá antes o más rápido que el otro.
Supongamos que es TR-2 el que conduce primero. El voltaje en su colector estará próximo a 0 voltios (salida Y a nivel bajo), por lo que la tensión aplicada a la base de TR-1 a través del divisor formado por R-3, R-5 , será insuficiente para que conduzca TR-1. En estas condiciones TR-1 permanecería bloqueado indefinidamente.
Pero si ahora aplicamos un impulso de disparo de nivel alto por la entrada T, el transistor TR-1 conducirá y su tensión de colector se hará próxima a 0 V, con lo que C-1, que estaba cargado a través de R-1 y la unión base-emisor de TR-2, se descargará a través de TR-1 y R-2 aplicando un potencial negativo a la base de TR-2 que lo llevará al corte (salida Y a nivel alto) . En esta condición la tensión aplicada a la base de TR-1 es suficiente para mantenerlo en conducción aunque haya desaparecido el impulso de disparo en T.Seguidamente se inicia la carga de C-1 a través de R-2 y TR-1 hasta que la tensión en el punto de unión de C-1 y R-2 (base de TR-2) sea suficiente para que TR-2 vuelva a conducir y TR-1 quede bloqueado. La duración del periodo cuasi estable viene definido por los valores de C-1 y R-2.
Monoestables integrados
Se encuentran monoestables integrados en varias familias lógicas, tanto TTL (9601, 74121 y otros) como CMOS (4047, 4528, ...). Son circuitos que comprenden parte analógica, que es la generación del pulso, y parte digital, que proporciona varias funciones lógicas entre las entradas y las salidas digitales. La precisión de la temporización depende de la parte analógica, que suele consistir en un generador de corriente que carga un condensador C (externo) y un comparador de tensión. Muchas veces el generador de corriente sólo es una resistencia R (externa o interna) conectada a Vcc. La duración del pulso es función de R·C, aunque la dependencia exacta depende del modelo. Entonces, las tolerancias de R y C aparecen directamente como errores en la duración del pulso, así como sus variaciones con la temperatura. Además es la parte más sensible al ruido. La parte digital les añade distintas prestaciones, produciendo diversos tipos de monoestables:
Restaurable o resetable: Una entrada de reset permite interrumpir el pulso en cualquier momento, dejando el dispositivo preparado para un nuevo disparo.
Redisparable (retriggerable): Permite reiniciar el pulso con un nuevo disparo antes de completar la temporización. Digamos que se tiene un temporizador de 4 ms, pero a los 2 ms de iniciado el pulso se realiza un nuevo disparo; la duración que se obtiene es de 2 + 4 = 6 ms. Los monoestables no redisparables sólo permiten el disparo cuando no existe ninguna temporización en curso. Es decir, en el ejemplo anterior ignoraría el segundo disparo y se obtendría un pulso de 4 ms solamente.
Monoestable-Multivibrador: Son monoestables dobles (Dos, normalmente independientes) en la misma cápsula que permiten su conexión de forma que el fin del pulso generado por uno de ellos dispara al otro. Permiten el control preciso e independiente de los tiempos alto y bajo de la señal de salida.
Para temporizaciones largas, se añaden contadores a un multivibrador que prolongan la duración del pulso. Por ejemplo, el ICM7242.
El uso de monoestables en circuitos digitales está fuertemente desaconsejado, ya que añaden imprecisiones debidas a los componentes analógicos, mayor sensibilidad al ruido y a fuertes golpes , y aumentan el consumo en niveles altísimos y el tamaño es demasiado grande. En su lugar se utilizarán contadores digitales que generen las temporizaciones a partir de un reloj de referencia.
b. Video tutorial editado y subtitulado explicando las experiencias hechas en el laboratorio:
c. Observaciones y conclusiones. ¿Qué he aprendido de esta experiencia?
OBSERVACIONES
Para lograr el incremento del tiempo de salida del circuito de oscilador monoestable se tenia que reducir el valor de la resistencia 1 y aumentar el del condensador.
Se presentaron algunos en el armado de los circuitos en el protoboard.
CONCLUSIONES
Se implementaron circuitos temporizadores con osciladores astables y monoestables,
Se implemento exitosamente un circuito contador ascendente y su puso a prueba en el protoboard.
Se identificaron las aplicaciones de los circuitos con temporizadores.
Un latch (Lat Memori Inglet) es un circuito electrónico usado para almacenar información en sistemas lógicos asíncronos. Los latches se pueden agrupar, algunos de estos grupos tienen nombres especiales, como por ejemplo el 'latch quad' (que puede almacenar cuatro bits) y el 'latch octal' (ocho bits). Los latches pueden ser dispositivos biestables asíncronos que no tienen entrada de reloj y cambian el estado de salida solo en respuesta a datos de entrada, o bien biestables síncronos por nivel, que cuando tienen datos de entrada, cambian el estado de salida sólo si lo permite una entrada de reloj.
El latch S-R (SET-RESET)
Un latch es un tipo de dispositivo lógico biestable o multivibrador. Un latch S-R (Set-Reset) con entrada activa a nivel ALTO se compone de dos compuertas NOR acopladas, tal como se muestra en la Figura (a); un latch con entrada activa a nivel BAJO está formado por dos compuertas NAND conectadas tal como se muestra en la Figura (b). Observe que la salida de cada compuerta se conecta a la entrada de la compuerta opuesta. Esto origina la realimentación (feedback) regenerativa, característica de todos los latches y flip-flops.
El latch S-R con entrada de habilitación
En un latch con entrada de habilitación las entradas S y R controlan el estado al que va a cambiar el latch cuando se aplica un nivel ALTO a la entrada de habilitación (EN, enable). El latch no cambia de estado hasta que la entrada EN está a nivel ALTO, pero, mientras que permanezca en este estado, la salida va a ser controlada por el estado de las entradas S y R. En este circuito, el estado no válido del latch se produce cuando las dos entradas S y R están simultáneamente a nivel ALTO.
FLIP FLOPS
Flip-Flop S-R (Set-Reset)
La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R. Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q’ son las salidas (Q es generalmente la salida que se busca manipular.)
Como existen varias formas de implementar un Flip-Flop S-R (y en general cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que representen al Flip-Flop. El siguiente diagrama de bloque representa un FF S-R. Nótese que ahora, por convención, Q se encuentra en la parte superior y Q’ en la inferior.
Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de Estado y las Ecuaciones Características. La siguiente tabla muestra la tabla de estado para un FF S-R.
S
R
Q
Q+
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
-
1
1
1
-
Como encabezado de las columnas tenemos las entradas S y R, y una de las salidas Q. La salida Q es la salida que en un tiempo t se puede detectar en el FF, es decir, es la salida en el tiempo actual. Q+ es la salida en el tiempo , una vez que se ha propagado la señal en el circuito. Por lo tanto , es decir, es la salida que tendrá Q en el futuro – una vez que se haya realizado la propagación.
Si analizamos la tabla de estado, vemos que para si S = 0, R = 0 y Q = 0 ó 1, la salida futura de Q (Q+) será siempre lo que se tenía antes de la propagación. A este estado (S = 0, R = 0) se le conoce por tanto como estado de memoria.
Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin importar el valor de Q antes de la propagación, es decir, se hace un reset de Q. Si por el contrario, se tiene S = 1, R = 0, entonces Q+ = 1 en ambos casos, por tanto se hace un set de Q.
Finalmente, nótese que la combinación S = 1, R = 1 no es valida en el FF S-R. La razón es que dicho estado vuelve inestable al circuito y, como una de las características de todo FF es que el estado es estable, al usar dicha combinación se esta violando este principio de los FF.
Ahora, si se mapea la información de la tabla de estado del FF S-R en un mapa de Karnaugh, se obtiene la siguiente ecuación característica: . Esta ecuación describe también el funcionamiento. Nos dice que Q+ será 1 siempre y cuando se haga un set del FF o el reset no esta activado y la salida tiene un 1 en ese momento.
Flip-Flop T
El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo de cero a 1. Las siguientes dos figuras muestran el diagrama de bloque y una implementación del FF T mediante un FF S-R y compuertas adicionales.
Nótese que en la implementación del FF T, las dos entradas del FF S-R están conectadas a compuertas AND, ambas conectadas a su vez a la entrada T. Además, la entrada Q esta conectada a R y Q’ a S. Esta conexión es así para permitir que el FF S-R cambié de estado cada que se le mande un dato a T. Por ejemplo, si Q = 1 en el tiempo actual, eso significa que Q’ = 0, por lo tanto, al recibir T el valor de 1, se pasaran los valores de R = 1 y S = 0 al FF S-R, realizando un reset de Q.
La siguiente tabla muestra el comportamiento del FF T y del FF S-R en cada pulso de T
T
S
R
Q
Q´
0
0
0
0
1
1
1
0
1
0
0
0
0
1
0
1
0
1
0
1
0
0
0
0
1
1
1
0
1
0
La tabla de estado para el FF T se presenta a continuación. Es muy sencilla: cuando T = 0 el estado de Q no cambia, es decir Q = Q+ (estado de memoria), cuando T = 1, Q es complementada y, por lo tanto, Q+ = Q’.
Tabla de estado para el FF T
T
Q
Q+
0
0
0
0
1
1
1
0
1
1
1
0
De la tabla de estado anterior, se obtiene la siguiente ecuación característica para el FF T
Q+ = T ’Q + TQ´ = T Å Q
Ahora bien, analicemos un poco más el comportamiento del FF T y tratemos de responder la siguiente pregunta: ¿Qué pasa si T=1 por mucho tiempo?
Los valores de S y R cambiarían constantemente de la siguiente manera:
S = 0-> 1 -> 0 -> 1
R= 1-> 0 ->1 -> 0
es decir, el FF empezaría a oscilar y por tanto no mantendría el estado (inestable.) Por lo tanto, la mayoría de los FF utilizan un reloj para determinar en que momento se tomará en cuenta el valor que se encuentre en la entrada del FF. La siguiente figura muestra un FF T con reloj (CK)
Nótese que la entrada marcada como CK tiene un círculo. Este círculo indica que el FF tomará en cuenta la entrada del FF cuando el pulso del reloj sea cero (0). Si es uno (1), la entrada no será tomada en cuenta.
Flip-Flop J-K
El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre de la siguiente manera:
En J=1, K=1 actúa como Flip-flop T
De otra forma, actúa como flip-flop S-R
El siguiente diagrama de bloque es el perteneciente el FF J-K
Una implementación tentativa de un FF J-K a partir de un FF S-R sin reloj es la siguiente:
La tabla de estado aparece a continuación. Note que es muy parecida a la del FF S-R solo que ahora los estados de J=1 y K=1 sí son validos.
Tabla de estado del FF J-K
J
K
Q
Q+
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
De la tabla anterior se obtiene la siguiente ecuación característica mediante mapas de Karnaugh: . Este flip-flop es uno de los más comunes con reloj. El siguiente diagrama lo muestra con entrada para reloj:
Flip-Flop D (Delay)
El flip-flop D es uno de los FF más sencillos. Su función es dejar pasar lo que entra por D, a la salida Q, después de un pulso del reloj. Es, junto con el FF J-K, uno de los flip-flops mas comunes con reloj. Su tabla de estado se muestra a continuación:
D
Q
Q+
0
0
0
0
1
0
1
0
1
1
1
1
De la tabla se infiere que la ecuación característica para el FF D es: Q+= D. El siguiente diagrama de bloques representa este flip-flop.
b. Video tutorial editado y subtitulado explicando las experiencias hechas en el laboratorio:
c. Observaciones y conclusiones. ¿Qué he aprendido de esta experiencia? (en modo texto)
Observaciones.
Se tuvo muchos inconvenientes con los display porque no se encontraban en buen estado para realizar las pruebas correspondientes en el laboratorio.
Para el desarrollo del circuito de este laboratorio se realizaron tanto pruebas fisicas en el protoboard como virtuales en el programa de simulación.
Conclusiones.
Los flip flops con un decodificador pueden
generar números decimales para que el display no empiece a mostrar las letras.
Para que el display pueda hacer una cuenta
regresiva se tuvo que negar las salidas del flip flip al otro por ello es
display iniciaba a contar desde el quince hasta el uno.
El funcionamiento de los flip flops se aplican en
aparatos electrónicos que puedan realzar funciones de suma.
, una vez que se ha propagado la señal en el circuito. Por lo tanto 
, es decir, es la salida que tendrá Q en el futuro – una vez que se haya realizado la propagación.
. Esta ecuación describe también el funcionamiento. Nos dice que Q+ será 1 siempre y cuando se haga un set del FF o el reset no esta activado y la salida tiene un 1 en ese momento.
. Este flip-flop es uno de los más comunes con reloj. El siguiente diagrama lo muestra con entrada para reloj:
